導語：如何才能寫好一篇集成電路的設計方法，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：模擬集成電路；基于方程的優(yōu)化方法；基于仿真的優(yōu)化方法；誤差增量模型

中圖分類號：TP393 文獻標識碼：A 文章編號：2095-1302（2017）05-0-02

0 引 言

模擬集成電路設計通常分為三個步驟[1-3]：首先根據(jù)電路性能要求選擇合適的電路拓撲結構，然后設計電路參數(shù)，最后設計版圖并驗證。而最為重要的是前兩步。在選好一個電路拓撲結構后，如何完成電路的參數(shù)設計，即根據(jù)預期的電路性能參數(shù)來確定電路中器件尺寸、電阻、電容等參數(shù)的取值非常重要。傳統(tǒng)的設計方法首先根據(jù)電路設計指標列出方程，從方程中計算尺寸并進行仿真。如果所得結果不符合要求，則需更改方程得到新的器件尺寸繼續(xù)調試，不斷重復直至符合電路要求。這一過程繁瑣、冗長且難以保證結果，是模擬電路設計效率難以提高的主要原因。

目前，電路領域提高電路設計效率的方法主要是基于優(yōu)化的方法?；趦?yōu)化的方法是將電路性能指標作為優(yōu)化的目標函數(shù)，利用函數(shù)優(yōu)化的方法來完成電路設計。一般優(yōu)化設計方法有兩種，即基于方程的優(yōu)化和基于仿真的優(yōu)化。基于方程的優(yōu)化中目標函數(shù)由解析公式計算而得，雖然優(yōu)化速度快但精度低?；诜抡娴膬?yōu)化中目標函數(shù)通過電路仿真獲得，雖然精度高，但計算量大，優(yōu)化速度慢。

如何獲得精度與基于仿真方法相當?shù)臏蚀_解，又使計算量不致過大，是近年來電路優(yōu)化研究領域備受關注的課題。人們雖采用多種方法嘗試，但最常見的是先構造電路性能指標的宏模型，再進行優(yōu)化。宏模型的計算相當于一個解析式的計算，因此可較快完成，只要宏模型構造得當，精度可達到與仿真接近的程度。需要研究的主要問題是宏模型的形式，如簡單多項式、統(tǒng)計回歸、神經網(wǎng)絡與模糊邏輯、SVM等，及宏模型的構造算法。

本文采取的方法是一種基于方程與誤差增量模型的混合優(yōu)化方法，可大幅減少仿真器的調用次數(shù)，降低計算成本，同時又具備與基于仿真方法幾乎相同的精度。方法的主要思想是以基于方程的優(yōu)化結果作為出發(fā)點，通過構造電路性能準確值與解析近似之間的差值增量模型，求解一系列誤差不斷減小的近似優(yōu)化問題，通過迭代逐步獲得問題的準確解；每一次迭代在上一次優(yōu)化解附近構造新的差值增量模型再調用優(yōu)化算法，相當于采用基于方程的方法求解，因此速度很快；電路仿真只在構建誤差增量模型時需要，而一次迭代解附近的誤差增量模型一般用二次多項式近似即可，因此所需仿真次數(shù)不多。整體上可達到既減少仿真次數(shù)，又不影響精度的目的。我們稱這種方法為基于誤差增量模型的優(yōu)化方法。

1 基于誤差增量模型的優(yōu)化

電路性能指標的解析表達雖然存在誤差，但大致反映了性能隨設計變量的變化情況。將其準確值表達為：

f（x）=fa（x）+fd（x） （1）

其中，fa（x）是性能的近似解析表達，fd（x）=f（x）-fa（x）是誤差增量?；谶@一表達，本文提出的基于方程與基于仿真的混合優(yōu)化方法如下：

（1）用基于方程的方法進行一次初始優(yōu)化，即求解：

（2）

獲得一個近似最優(yōu)解x0作為初始點；

（2）在點xk附近構造電路性能準確值與解析近似之間的誤差增量模型，包括目標函數(shù)：

（3）

與約束函數(shù)：

（4）

由于只需在一點附近的增量誤差近似，因此通常用二次插值即可構造這一模型[4]。

（3）求出如下題的最優(yōu)解：

（5）

這一步的優(yōu)化目標與約束函數(shù)均是解析計算，因此可以很快完成。

（4）重復步驟（2）、（3），直至該過程收斂。

這種混合優(yōu)化方法的基本思想從基于方程的近似最優(yōu)解出發(fā)，通過迭代逐步消除誤差，與一般非線性問題的迭代求解類似。該方法的特點在于充分利用了電路的性能解析表達式。解析表達雖有誤差，但包含了目標與約束函數(shù)的基本特性，反映了函數(shù)變化的總體趨勢，降低了每次迭代時誤差增量函數(shù)的復雜性，可用較簡單的函數(shù)形式近似，也有利于設計者更好地理解優(yōu)化過程。該方法既改善了電路性能解析表達式精度不高的問題，又可大幅減少仿真器調用次數(shù)，提高優(yōu)化效率。

2 兩級運放設計實例

以一個帶米勒補償?shù)膬杉夁\放為例，說明利用該方法進行優(yōu)化設計的過程。電路采用TSMC 0.35 μm工藝，其中CL=3 pF，VDD=2.5 V，VSS=-2.5 V，電路要求的性能指標見表3所列，考慮到的性能指標有功耗（Power），單位增益（Av），單位增益帶寬（UGB），擺率（SR）以及相位裕度（PM）。CMOS兩級運算放大器電路如圖1所示。兩級運放性能指標見表1。

圖1 CMOS兩級運算放大器電路

表1 兩級運放性能指標

性能

指標 Av PM UGB Power SR Area

設計

要求 >70 dB >65° >10 MHz 10 V/μs

對該電路，性能的近似表達式為[5-8]：

SR=I5/Cc

Power=（VDD-VSS）?（I5+I7+IBias）

AV=gM1?gM6/（（gds1+gds3）?（gds6+gds7）） （6）

Area=2?W1?L1+2?W3?L3+W5?L5+W6?L6+W7?L7+W8?L8

UGB=ωc/2π

PM=180°-tan-1（ωc/p1）-tan-1（ωc/p2）-tan-1（ωc/z1）

f3db=p1/2π

Ω玫緶方行優(yōu)化設計，采用Matlab工具箱中的約束優(yōu)化工具fmincon，將功耗作為目標函數(shù)，表1中的其他性能指標作為約束條件，做基于方程的優(yōu)化。為保證電路正常工作，需要對電路中的晶體管添加約束。對于NMOS管，有：

Vds≥Vgs-VT>0 （7）

對于PMOS管：

-Vds>VT-Vgs>0 （8）

除此之外晶體管需滿足工藝庫對器件尺寸的要求：

Wi≥1 μm， i=1，2，…，8

Wi≤195 μm， i=1，2，…，8

之后，利用誤差增量模型進行優(yōu)化設計，并以一次基于仿真的優(yōu)化設計作為比較?；诜匠痰膬?yōu)化設計見表2所列，方程和誤差增量模型的混合優(yōu)化設計見表3所列，基于仿真的優(yōu)化設計見表4所列。

表2 基于方程的優(yōu)化設計

電路性能 參數(shù) 器件尺寸 參數(shù)（μm）

UGB 9.66 MHz W1 2.94

Power 0.40 mW W3 5.30

PM 63.32° W5 5.52

Av 72.58 dB W6 66.79

SR 10.00 V/μs W7 46.59

Area 146.40 μm2 W8 6.06

表3 方程和誤差增量模型的混合優(yōu)化設計

電路性能 參數(shù) 器件尺寸 參數(shù)（μm）

UGB 10.00 MHz W1 2.81

Power 0.43 mW W3 8.73

PM 65.00° W5 5.53

Av 72.89 dB W6 131.28

SR 10.00 V/μs W7 57.12

Area 223.10 μm2 W8 6.06

表4 基于仿真的優(yōu)化設計

電路性能 參數(shù) 器件尺寸 參數(shù)（μm）

UGB 10.00 MHz W1 2.80

Power 0.44 mW W3 8.84

PM 65.00° W5 5.53

Av 72.89 dB W6 132.73

SR 10.00 V/μs W7 57.14

Area 224.78 μm2 W8 6.06

可見，利用基于仿真和方程的混合優(yōu)化方法可以得到和完全基于仿真方法相近的結果。且通過表5可以看出，混合優(yōu)化方法減少了仿真器的調用次數(shù)，提高了優(yōu)化效率。

表5 混合設計和基于仿真設計的F-count比較

混合優(yōu)化設計方法 基于仿真優(yōu)化設計方法

F-count 136 335

3 結 語

本文提出了一種基于方程和誤差增量模型的混合優(yōu)化方法，即通過對性能誤差建立二階模型來建立新的性能方程。再采用Matlab的優(yōu)化工具箱進行基于方程的優(yōu)化。本文通過運算放大電路優(yōu)化實例來驗證該方法的有效性，且相較于基于仿真的優(yōu)化方法減少了調用Hspice的次數(shù)，節(jié)約了時間。

參考文獻

[1] B.Razavi. Design of analog CMOS integrated circuits[M]. McGraw-Hill Comp.， 2001.

[2]代揚.模擬集成電路自動化設計方法的研究[D].長沙：湖南大學，2004.

[3]陳曉.工作點驅動的模擬集成電路優(yōu)化設計方法研究[D].杭州：杭州電子科技大學，2015.

[4] RM Biernacki，JW Bandler，J Song，et al. Efficient quadratic approximation for statistical design[J].IEEE Transactions On Circuits And Systems，1989，36（11）：1449-1454.

[5] Metha Jeeradit.Mixed Equation-Simulation Circuit Optimization[D].For The Degree Of Doctor Of Philosophy，2011.

[6] V Gewin. Space Mapping：The State of the Art[D]. IEEE Transactions On Microwave Theory And Techniques，2012，22（6）：639-651.

篇2

【關鍵詞】集成電路 布圖設計 知識產權

現(xiàn)代信息技術以微電子技術的發(fā)展為基礎，而集成電路無疑是微電子技術中重要的一部分。但目前針對企業(yè)集成電路布圖設計的侵權案件也日益增多，這給蒸蒸日上的半導體集成電路產業(yè)帶來了不小的陰影。企業(yè)該如何有效地保護自己的集成電路知識產權是本文要探討的核心問題。

一、集成電路知識產權保護的內容

（一）集成電路與集成電路布圖設計。

集成電路，又稱芯片，在電子學中是一種把電路小型化的方式，就是指將晶體管等元器件及其相互的連線固化在半導體晶圓表面上，從而使其可以具備某項電子功能的成品或半成品。

集成電路布圖設計是指一種體現(xiàn)了集成電路各電子元件三維配置的方式的圖形，布圖設計是區(qū)別各種集成電路的基礎，不同功能的集成電路其布圖設計也不同，對集成電路的保護主要通過對布圖設計的保護來實現(xiàn)。

（二）集成電路在知識產權保護上的特點

1.集成電路并未具有顯著的創(chuàng)造性

集成電路集成規(guī)模的大小代表了集成電路產品的水平高低，集成電路產品的制造者著力提高的就是集成電路的集成度，即在同樣大小的芯片上集成更多的電子元件。集成電路產業(yè)技術的發(fā)展主要體現(xiàn)在集成規(guī)模的提高上，規(guī)模的提高雖然在業(yè)內代表了技術的極大進步，但是在法律上并無法有力的說明其有顯著的創(chuàng)造性，畢竟大多集成電路新產品都是在原有基礎上發(fā)展而來的，所以集成電路產品集成度的提高并不當然等同于專利法上的創(chuàng)造性。

2.集成電路布圖設計超出著作權保護范圍

集成電路布圖設計作為一種體現(xiàn)了作者獨創(chuàng)性的圖形作品，毫無疑問是受到著作權的保護的，但是筆者認為著作權對集成電路布圖設計的保護并不到位。我國現(xiàn)行法律中規(guī)定了的著作權的內容中并沒有集成電路的布圖設計這一項。集成電路布圖設計的價值主要體現(xiàn)在工業(yè)生產中的運用，但我們可以看到著作權對布圖設計投入工業(yè)運用方面的保護是不足的，對于著作權人來說，傳統(tǒng)的著作權的內容并不能很好地實現(xiàn)布圖設計的價值。

3.集成電路知識產權保護需要協(xié)調與行業(yè)發(fā)展之間的關系

集成電路行業(yè)發(fā)展的主要方向就是不斷提高集成電路芯片的集成規(guī)模，而這些發(fā)展和提高都是基于原有的集成電路設計，即大多通過“反向工程”的方法將獲悉他人的集成電路布圖設計方法，并在前人的基礎上進行技術的提高和發(fā)展。毫無疑問的是，這種“反向工程”的方法是侵犯了原著作權人的禁止不經許可進行復制的權利的，但是我們不能簡單地認為這種“竊取”別人知識產權的行為就是違法的，如果這樣草率的下決定將會對整個集成電路行業(yè)的發(fā)展產生毀滅性的打擊，極大地提高企業(yè)研發(fā)成本，同時也不利于社會信息化的實現(xiàn)。所以，我們的立法必須承認實行“反向工程”的合理之處，協(xié)調好知識產權保護與半導體行業(yè)發(fā)展的關系。

二、企業(yè)集成電路知識產品保護戰(zhàn)略

（一）明晰權利歸屬。

企業(yè)應當和員工在研發(fā)新的集成電路設計之前，應當明確該集成電路的研發(fā)是在企業(yè)的組織和意志下進行，還是委托員工研發(fā)。根據(jù)我國《集成電路布圖設計保護條例》第九條至第十一條規(guī)定，如果是委托員工研發(fā)的，在研發(fā)之前企業(yè)應與員工簽訂明確的委托開發(fā)協(xié)議，明確布圖設計專有權的權利歸屬，以免日后發(fā)生爭議無法出示相關證據(jù)。而與其他法人、組織、自然人合作開發(fā)的項目，在研發(fā)之前也應該簽訂類似協(xié)議，明確各方享有專有權的范圍。

（二）重視知識產權的申報和登記。

依照法律規(guī)定，未經登記的布圖設計是無法受到法律保護的。所以企業(yè)既要注重研發(fā)之前的明確各方權利義務的工作，也要在重視在研發(fā)之后的專有權申報工作。對集成電路布圖設計進行登記的時候，要特別注意我國法律的時效規(guī)定，《集成電路布圖設計保護條例》第十七條規(guī)定：布圖設計自其在世界任何地方首次商業(yè)利用之日起2年內，未向國務院知識產權行政部門提出登記申請的，國務院知識產權行政部門不再予以登記[ 同上]。研發(fā)完畢之后立即進行登記工作，是企業(yè)避免遭遇知識產權侵權的重要方法。

（三）發(fā)現(xiàn)侵權行為要及時進行追究。

企業(yè)發(fā)現(xiàn)他人未經允許使用其布圖設計，復制其布圖設計中全部或者任何具有獨創(chuàng)性的部分，為商業(yè)目的進口、銷售或者以其他方式提供受保護的布圖設計、含有該布圖設計的集成電路或者含有該集成電路的物品的，企業(yè)可以要求對方及時停止侵權行為，并賠償損失和制止侵權行為所產生的合理費用。如果雙方協(xié)商不成，還可以要求國務院知識產權行政部門進行處理或向人民法院提訟。

三、總結

我國集成電路行業(yè)作為新興行業(yè)，發(fā)展?jié)摿薮?，但基于半導體集成電路產業(yè)的自身特點和國內市場嚴峻的競爭形勢，集成電路企業(yè)應該在加大研發(fā)力度和增強市場競爭能力的同時，注重產品的知識產權保護工作，占據(jù)市場的技術優(yōu)勢，從而轉化為經營的優(yōu)勢。在國家的政策扶植和相關法規(guī)不斷完善的情況之下，我國的半導體集成電路生產企業(yè)必將迎來一個發(fā)展的春天。

參考文獻：

篇3

關鍵詞：IP技術 模擬集成電路 流程

中圖分類號：TP3 文獻標識碼：A 文章編號：1674-098X（2013）03（b）-00-02

1 模擬集成電路設計的意義

當前以信息技術為代表的高新技術突飛猛進。以信息產業(yè)發(fā)展水平為主要特征的綜合國力競爭日趨激烈，集成電路（IC，Integrated circuit）作為當今信息時代的核心技術產品，其在國民經濟建設、國防建設以及人類日常生活的重要性已經不言

而喻。

集成電路技術的發(fā)展經歷了若干發(fā)展階段。20世紀50年代末發(fā)展起來的屬小規(guī)模集成電路（SSI），集成度僅100個元件；60年展的是中規(guī)模集成電路（MSI），集成度為1000個元件；70年代又發(fā)展了大規(guī)模集成電路，集成度大于1000個元件；70年代末進一步發(fā)展了超大規(guī)模集成電路（LSI），集成度在105個元件；80年代更進一步發(fā)展了特大規(guī)模集成電路，集成度比VLSI又提高了一個數(shù)量級，達到106個元件以上。這些飛躍主要集中在數(shù)字領域。

（1）自然界信號的處理：自然界的產生的信號，至少在宏觀上是模擬量。高品質麥克風接收樂隊聲音時輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機中的光電池的電流低達每毫秒幾個電子。地震儀傳感器產生的輸出電壓的范圍從地球微小振動時的幾微伏到強烈地震時的幾百毫伏。由于所有這些信號都必須在數(shù)字領域進行多方面的處理，所以我們看到，每個這樣的系統(tǒng)都要包含一個模一數(shù)轉換器（AD，C）。

（2）數(shù)字通信：由于不同系統(tǒng)產生的二進制數(shù)據(jù)往往要傳輸很長的距離。一個高速的二進制數(shù)據(jù)流在通過一個很長的電纜后，信號會衰減和失真，為了改善通信質量，系統(tǒng)可以輸入多電平信號，而不是二進制信號?，F(xiàn)代通信系統(tǒng)中廣泛采用多電平信號，這樣，在發(fā)射器中需要數(shù)一模轉換器（DAC）把組合的二進制數(shù)據(jù)轉換為多電平信號，而在接收器中需要使用模一數(shù)轉換器（ADC）以確定所傳輸?shù)碾娖健?/p>

（3）磁盤驅動電子學計算機硬盤中的數(shù)據(jù)采用磁性原理以二進制形式存儲。然而，當數(shù)據(jù)被磁頭讀取并轉換為電信號時，為了進一步的處理，信號需要被放大、濾波和數(shù)字化。

（4）無線接收器：射頻接收器的天線接收到的信號，其幅度只有幾微伏，而中心頻率達到幾GHz。此外，信號伴隨很大的干擾，因此接收器在放大低電平信號時必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對模擬設計有很大的挑戰(zhàn)性。

（5）傳感器：機械的、電的和光學的傳感器在我們的生活中起著重要的作用。例如，視頻照相機裝有一個光敏二極管陣列，以將像點轉換為電流；超聲系統(tǒng)使用聲音傳感器產生一個與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉換在這些應用中都是基本的功能。

（6）微處理器和存儲器：大量模擬電路設計專家參與了現(xiàn)代的微處理器和存儲器的設計。許多涉及到大規(guī)模芯片內部或不同芯片之間的數(shù)據(jù)和時鐘的分布和時序的問題要求將高速信號作為模擬波形處理。而且芯片上信號間和電源間互連中的非理想性以及封裝寄生參數(shù)要求對模擬電路設計有一個完整的理解。半導體存儲器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術。因此人們經常說高速數(shù)字電路設計實際上是模擬電路的

設計。

2 模擬集成電路設計流程概念

在集成電路工藝發(fā)展和市場需求的推動下，系統(tǒng)芯片SOC和IP技術越來越成為IC業(yè)界廣泛關注的焦點。隨著集成技術的不斷發(fā)展和集成度的迅速提高，集成電路芯片的設計工作越來越復雜，因而急需在設計方法和設計工具這兩方面有一個大的變革，這就是人們經常談論的設計革命。各種計算機輔助工具及設計方法學的誕生正是為了適應這樣的要求。

一方面，面市時間的壓力和新的工藝技術的發(fā)展允許更高的集成度，使得設計向更高的抽象層次發(fā)展，只有這樣才能解決設計復雜度越來越高的問題。數(shù)字集成電路的發(fā)展證明了這一點：它很快的從基于單元的設計發(fā)展到基于模塊、IP和IP復用的

設計。

另一方面，工藝尺寸的縮短使得設計向相反的方向發(fā)展：由于物理效應對電路的影響越來越大，這就要求在設計中考慮更低層次的細節(jié)問題。器件數(shù)目的增多、信號完整性、電子遷移和功耗分析等問題的出現(xiàn)使得設計日益復雜。

3 模擬集成電路設計流程

3.1 模擬集成電路設計系統(tǒng)環(huán)境

集成電路的設計由于必須通過計算機輔助完成整個過程，所以對軟件和硬件配置都有較高的要求。

（1）模擬集成電路設計EDA工具種類及其舉例

設計資料庫―Cadence Design Framework11

電路編輯軟件―Text editor/Schematic editor

電路模擬軟件―Spectre，HSPICE，Nanosim

版圖編輯軟件―Cadence virtuoso，Laker

物理驗證軟件―Diva，Dracula，Calibre，Hercules

（2）系統(tǒng)環(huán)境

工作站環(huán)境；Unix-Based作業(yè)系統(tǒng)；由于EDA軟件的運行和數(shù)據(jù)的保存需要穩(wěn)定的計算機環(huán)境，所以集成電路的設計通常采用Unix-Based的作業(yè)系統(tǒng)，如圖1所示的工作站系統(tǒng)?，F(xiàn)在的集成電路設計都是團隊協(xié)作完成的，甚至工程師們在不同的地點進行遠程協(xié)作設計。EDA軟件、工作站系統(tǒng)的資源合理配置和數(shù)據(jù)庫的有效管理將是集成電路設計得以完成的重要保障。

3.2 模擬集成電路設計流程概述

根據(jù)處理信號類型的不同，集成電路一般可以分為數(shù)字電路、模擬電路和數(shù)?；旌霞呻娐?，它們的設計方法和設計流程是不同的，在這部分和以后的章節(jié)中我們將著重講述模擬集成電路的設計方法和流程。模擬集成電路設計是一種創(chuàng)造性的過程，它通過電路來實現(xiàn)設計目標，與電路分析剛好相反。電路的分析是一個由電路作為起點去發(fā)現(xiàn)其特性的過程。電路的綜合或者設計則是從一套期望的性能參數(shù)開始去尋找一個令人滿意的電路，對于一個設計問題，解決方案可能不是唯一的，這樣就給予了設計者去創(chuàng)造的機會。

模擬集成電路設計包括若干個階段，設計模擬集成電路一般的過程。

（l）系統(tǒng)規(guī)格定義；（2）電路設計；（3）電路模擬；（4）版圖實現(xiàn)；（5）物理驗證；（6）參數(shù)提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測試。

除了制造階段外，設計師應對其余各階段負責。設計流程從一個設計構思開始，明確設計要求和進行綜合設計。為了確認設計的正確性，設計師要應用模擬方法評估電路的性能。

這時可能要根據(jù)模擬結果對電路作進一步改進，反復進行綜合和模擬。一旦電路性能的模擬結果能滿足設計要求就進行另一個主要設計工作―電路的幾何描述（版圖設計）。版圖完成并經過物理驗證后需要將布局、布線形成的寄生效應考慮進去再次進行計算機模擬。如果模擬結果也滿足設計要求就可以進行制造了。

3.3 模擬集成電路設計流程分述

（1）系統(tǒng)規(guī)格定義

這個階段系統(tǒng)工程師把整個系統(tǒng)和其子系統(tǒng)看成是一個個只有輸入輸出關系的/黑盒子，不僅要對其中每一個進行功能定義，而且還要提出時序、功耗、面積、信噪比等性能參數(shù)的范圍要求。

（2）電路設計

根據(jù)設計要求，首先要選擇合適的工藝制程；然后合理的構架系統(tǒng)，例如并行的還是串行的，差分的還是單端的；依照架構來決定元件的組合，例如，電流鏡類型還是補償類型；根據(jù)交、直流參數(shù)決定晶體管工作偏置點和晶體管大?。灰拉h(huán)境估計負載形態(tài)和負載值。由于模擬集成電路的復雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設計自動化的工具，此環(huán)節(jié)基本上通過手工計算來完成的。

（3）電路模擬

設計工程師必須確認設計是正確的，為此要基于晶體管模型，借助EDA工具進行電路性能的評估，分析。在這個階段要依據(jù)電路仿真結果來修改晶體管參數(shù)；依制程參數(shù)的變異來確定電路工作的區(qū)間和限制；驗證環(huán)境因素的變化對電路性能的影響；最后還要通過仿真結果指導下一步的版圖實現(xiàn)，例如，版圖對稱性要求，電源線的寬度。

（4）版圖實現(xiàn)

電路的設計及模擬決定電路的組成及相關參數(shù)，但并不能直接送往晶圓代工廠進行制作。設計工程師需提供集成電路的物理幾何描述稱為版圖。這個環(huán)節(jié)就是要把設計的電路轉換為圖形描述格式。模擬集成電路通常是以全定制方法進行手工的版圖設計。在設計過程中需要考慮設計規(guī)則、匹配性、噪聲、串擾、寄生效應、防門鎖等對電路性能和可制造性的影響。雖然現(xiàn)在出現(xiàn)了許多高級的全定制輔助設計方法，仍然無法保證手工設計對版圖布局和各種效應的考慮全面性。

（5）物理驗證

版圖的設計是否滿足晶圓代工廠的制造可靠性需求？從電路轉換到版圖是否引入了新的錯誤？物理驗證階段將通過設計規(guī)則檢查（DRC，Design Rule Cheek）和版圖網(wǎng)表與電路原理圖的比對（VLS，Layout Versus schematic）解決上述的兩類驗證問題。幾何規(guī)則檢查用于保證版圖在工藝上的可實現(xiàn)性。它以給定的設計規(guī)則為標準，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區(qū)的最小交疊面積等工藝限制進行檢查。版圖網(wǎng)表與電路原理圖的比對用來保證版圖的設計與其電路設計的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網(wǎng)表，然后與原理圖得到的網(wǎng)表進行比較，檢查兩者是否一致。

參考文獻

篇4

關鍵詞:司法鑒定;集成電路;知識產權

Judicial Forensic Evaluation

and Integrated Circuits Intellectual Property Protection

FAN Bing, XIE Xue-jun

(CSIP Intellectual Property Expertise Center of Judicature, Beijing 100038,China)

Abstract: This article introduces the status of the integrated circuit-related intellectual property protection in China and the integrated circuit intellectual property protection system. Further information on the role of judicial forensic in IC related intellectual property disputes , and the current forensic principles and methods. Finally, methods for protection of intellectual property rights in China's IC industry were discussed.

Keywords: Judicial Forensic;integrated circuit; intellectual property

1引言――集成電路相關

知識產權糾紛的現(xiàn)狀

近年來中國電子信息產業(yè)的蓬勃發(fā)展,帶動了集成電路產業(yè)的高速發(fā)展。然而,與產業(yè)發(fā)展現(xiàn)狀形成鮮明對比的是,代表著產業(yè)自主創(chuàng)新能力的產業(yè)自主知識產權狀況卻不容樂觀。國外大公司戰(zhàn)略布局了大量專利,在高新技術領域對中國進行打壓,針對中國集成電路企業(yè)的知識產權糾紛頻頻發(fā)生。據(jù)不完全統(tǒng)計,2002年以來已有10多家中國集成電路企業(yè)被卷入國際知識產權糾紛,訴訟案件近20起。這些知識產權糾紛往往針對國內集成電路某些領域的領先企業(yè)進行,并且目的明確,均經過周密籌劃。無論訴訟的結果如何,無疑都對被訴企業(yè)的發(fā)展產生極為不利的影響。同時國內集成電路企業(yè)之間的知識產權糾紛也不斷涌現(xiàn)。知識產權競爭已經成為集成電路企業(yè)間最高層次的競爭,成為技術、資金、市場、關稅之后,集成電路企業(yè)間展開競爭的主要手段。

2集成電路知識產權保護制度介紹

世界各國對于集成電路知識產權的保護主要體現(xiàn)為對集成電路布圖設計的保護,通常的保護模式可分為三種:專利法保護、版權法保護以及專門立法保護。

部分國家將集成電路的布圖設計作為一種可專利的技術方案,通過授予其專利權的方法來進行保護。也有部分國家將集成電路的布圖設計作為一種圖形作品納入版權法中作品的范圍,通過版權法給予保護。例如,美國1984年制定的《半導體芯片保護法案》,該法案明確采用類似版權的保護方式對集成電路進行保護,并將這一理念延伸到美國版權法中,將其保護客體界定為“掩模作品”,而不是簡單地視為“掩?！?。在美國,集成電路作為一種單獨的作品種類已經被納入了廣義版權法的保護范圍[3]。但在實踐中,通過專利制度或者版權制度保護集成電路布圖設計都存在一定的不足,通過專門立法加以保護成為目前世界各國立法,包括國際條約的普遍選擇。

自美國之后,至今共有50多個發(fā)達國家和地區(qū)制定了保護集成電路布圖設計的國內法。

在集成電路知識產權保護領域,最重要的國際公約是1989年世界知識產權組織(WIPO)在華盛頓締結的《關于集成電路的知識產權條約》(即“華盛頓條約”)以及1994年關貿總協(xié)定締結的知識產權協(xié)議(即"TRIPS協(xié)議")。前者是集成電路知識產權領域中第一個國際公約。我國也是七個簽字國之一,但該條目至今尚未生效。后者對集成電路布圖設計知識產權提出了更高水平的保護,并援引了前者的一些實體規(guī)定,使集成電路布圖設計保護國際進程大大加快[4]。

在我國,集成電路布圖設計的立法起步較晚。2001年3月28日,國務院常務會議審議通過了《集成電路布圖設計保護條例》(以下簡稱《條例》),共六章三十六條,自2001年10月1日起施行,以行政法規(guī)單獨立法的形式確認了對集成電路布圖設計專有權的保護。

2001年9月18日,國家知識產權局了《集成電路布圖設計保護條例實施細則》,從程序和手續(xù)上保證《條例》規(guī)定的基本權利義務實現(xiàn),共分六章四十三條,也自2001年10月1日起施行。

此外,國家知識產權局還于2001年11月28日了《集成電路布圖設計行政執(zhí)法辦法》,就國家知識產權行政機關處理侵犯布圖設計專有權的糾紛、調解侵犯布圖設計專有權的具體程序、辦法作了更進一步的闡釋。

最高人民法院還從司法審判實踐的角度,于2001年10月30日《最高人民法院關于開展涉及集成電路布圖設計案件審判工作的通知》,就案件的歸類、管轄、訴前責令停止有關行為、中止訴訟等實踐操作進行了明確。

目前,我國在集成電路布圖設計方面的條例和法規(guī)還缺乏系統(tǒng)性,在法律效力和立法層次上均處于較低水平,無法為集成電路行業(yè)發(fā)展提供有效的法律和制度保障。因此,有人大代表在兩會期間提議有必要盡快制訂《集成電路布圖設計保護法》,為集成電路產業(yè)自主創(chuàng)新提供強有力的法律保障。

3司法鑒定在相關糾紛中的作用

所謂知識產權侵權行為判定的規(guī)則是指法官在知識產權侵權案件審理過程中應該共同遵守的規(guī)律性的步驟,在知識產權侵權行為判定的過程中,一般應遵循以下規(guī)則[5]:

(1)有效性審查規(guī)則,即主動對權利有效性進行審查;

(2)權利范圍確定的規(guī)則,即以權利的客體為中心確定保護范圍;

(3)關聯(lián)性原則,即由原告確定被控侵權物或者行為以及證明與被告的關聯(lián)性;

(4)比對的規(guī)則,即把原告權利范圍中的構成要素與被控侵權物或行為相比較,做出是否相同或者相似的判斷。

對于涉及集成電路知識產權的糾紛案件,一般主要涉及到專利、商業(yè)秘密和集成電路布圖設計等。鑒于集成電路案件涉及的技術含量較高,且技術更新?lián)Q代很快,涉及被控侵權物或者行為與原告的權利進行技術方面對比時,法官通常要借助于專家或者專業(yè)的鑒定機構。主要有三種方式:其一,邀請專家以人民陪審員的身份,作為合議庭成員參與案件的審理,對案件中涉及的技術問題作出判斷,涉及到法律問題則由法官進行判斷,許多法院已經進行了這方面的嘗試,取得了較好的效果;其二,根據(jù)案件所涉及的專業(yè)技術,通過該技術的專業(yè)協(xié)會,組織行業(yè)知名的專家組成專家組,法院委托該專家組對涉案技術進行判斷,形成專家組的意見,這就是證據(jù)法中所稱的專家證言;其三,法院委托專業(yè)的鑒定機構,對涉案技術進行鑒定。應注意的是,法院無論是委托專家還是委托鑒定機構,僅對技術問題作出鑒定結論,是否構成侵權應由法官作出判斷[5]。

筆者走訪過一些知識產權廳的法官,在審理集成電路相關的案件時,對一些關鍵的技術問題的判斷一定程度上需要依據(jù)專業(yè)機構出具的鑒定報告。一般集成電路相關案件主要涉及到專利權、商業(yè)秘密和集成電路布圖設計等方面。下面筆者以集成電路布圖設計侵權的技術鑒定為例來介紹。

4司法鑒定方法的討論

鑒定需要完成兩個目標,即對集成電路布圖設計進行的原創(chuàng)性判斷和相似性分析。

對于原創(chuàng)性鑒定,原創(chuàng)性的體現(xiàn)可以通過下列幾個方面來綜合判斷[1]:

(1)功能性(function)――指該集成電路布圖設計具有什么樣的特定的電氣功能和邏輯功能。這里的“功能”不僅僅停留在集成電路布圖設計登記時所要求的如“邏輯”、“存儲”、“線性”、“微機”、“其他”等這樣籠統(tǒng)的分類描述,而是從這個大類別下具體、詳細地,從名稱到能完成什么樣的任務去判斷。

(2)選擇性(selection)――該芯片的材料性質、集成規(guī)模的大小、結構類別、技術類別、基本技術指標,該布圖設計選擇什么樣(類型)的元件以及元件的數(shù)量、集成度等。

(3)布局性(distribution)――如元件是如何分配在基片各層上,分配在該層的什么位置上。

(4)互連性(Interconnection)――這些分配在基片之上或之中的元件之間具有什么樣的連接關系,全部或者是哪些局部作了連線。

(5)組合性(combination)――由元件的互連而構成什么樣的特定組合,以完成其選定的功能。

對這些方面如果作出獨立的構思與設計,其結果應當是與當時的常規(guī)性設計有所區(qū)別的,一般足以達到被公認為非常規(guī)性的水平。

對相似性鑒定,鑒定人亦僅對雙方是否存在實質相似性作出判斷。司法鑒定文書,“不得有案件定性和確定當事人法律責任的內容”。

集成電路所集成的元器件極多,逐項比較難以實現(xiàn)。通過文獻[1]所提出的以下幾個步驟結合起來,可以對集成電路布圖設計的相似性作出較準確的判斷:

(1)類別比較:先按我國集成電路布圖設計登記所要求的布圖設計分類,從結構(5種)、 技術(8種)、功能(5種)作最頂層的比較。

(2)全局位置對比:可同時分析布圖設計的布局性、選擇性和組合性。首先比較芯片的大小和形狀,這是設計者首先要選擇的。布圖的布局是設計者設定的,體現(xiàn)一定程度的組合性和配置意圖,獨立設計者之間不會生成完全相同的結果。

(3)采樣的局部比較:除了整體器件對比之外,對于元件級的對比,可以用隨機采樣的手段,提取一部分雙方對應的設計結果,包括有源元件、電阻、電容的布置等、進行比較。

(4)采樣比較元件之間的連線關系:互連性是獨創(chuàng)性的重要體現(xiàn)?；ミB線在整個布圖設計中往往有“牽一發(fā)動全身”的關系,鑒定人可通過元件間的互連關系判斷其相似性。

(5)元、器件間的邏輯關系比較:組合和連線,其結果體現(xiàn)在電路的邏輯關系上,這種關系可以通過輸入/輸出的信號狀態(tài)來間接表示。在測試平臺中用測試模式測定該芯片的技術性能,通過信號波形、時間周期等關系的對比,可以進一步判定雙方的相似程度。

(6)具體的技術參數(shù)比較:集成電路的許多參數(shù),如它能實現(xiàn)的功能、指標、元件數(shù)量、元件參數(shù)值、工作電流、休眠電流、工作電壓、工作頻率等等,經過測定,通過這方面的相似性可以推斷電路模式及元、器件參數(shù)值的相似程度。

(5)(6)這兩步,是利用芯片的專用測試平臺上測試的。若兩個芯片,都適用于同一專用測試平臺,可稱之為這兩個芯片對這個平臺具有“互用性”,這種情形下,這兩者或者是同一種芯片,或者是具有實質相似性的芯片。

(7)指令集比較:如果集成電路可執(zhí)行某類指令集,則指令集的相同與否,可以判定芯片的整體上邏輯結構是否相同。而整體邏輯結構則是芯片技術的核心部分,是其獨創(chuàng)性的重要體現(xiàn)。

以上測試,可以全都進行,也可以進行其中一部分,以能夠充分準確地說明相似性的程度為準。

5從司法鑒定角度

對集成電路企業(yè)的建議

集成電路企業(yè)屬于高新技術企業(yè),根據(jù)所屬行業(yè)的特點,對知識產權的保護關系到一個集成電路企業(yè)的生死存亡,除了對其核心技術進行專利申請保護和對芯片進行集成電路布圖設計保護登記之外,用不斷完善的知識產權管理來維護其核心競爭力。加強對非公開技術秘密的保護,可通過將商業(yè)秘密在有資質的鑒定機構進行技術秘密備案,起到一定的保護效果。只有這樣,一旦相關糾紛案件發(fā)生時才能夠占領先機,維護企業(yè)自身的利益。

參考文獻

[1] 王桂海,羅蘇平. 集成電路知識產權保護及司法鑒定探討[J]. 中國司法鑒定, 2007(1).

[2] 曹偉. 集成電路知識產權保護評析[J]. 現(xiàn)代法學. 2007(3).

[3] 鄭勝利. 集成電路布圖設計保護法比較研究[J]. 中外法學, 2002 (2) : 185 .

[4] 淺談集成電路布圖設計的知識產權保護制度,

[5] 曹波. 論知識產權侵權行為的判定. 山東審判. 2005 21(1).

作者簡介

篇5

關鍵詞：集成電路；可測性設計

1.引言

集成電路測試關系到集成電路產品設計、生產制造及應用開發(fā)各個環(huán)節(jié)，如果集成電路測試問題解決得好，可以縮短產品的研制開發(fā)周期，降低產品的研制、生產與維修成本，確保產品的性能、質量與可靠性。在對有幾千個或非門構成的電路在考慮和不考慮可測性設計條件下，測試生成的成本與電路規(guī)模的關系曲線如圖（1）所示。圖中DFT代表可測性設計，UT代表無拘束設計。從圖中可看出，對于無拘束設計，有關的測試成本隨電路規(guī)模的增大成指數(shù)上升；而采用可測性設計的電路，測試費用與規(guī)?；旧鲜蔷€性增長關系。

圖（1）測試生成成本與電路規(guī)模關系曲線圖

因此深入電路系統(tǒng)的可測性理論與設計方法的研究，對于發(fā)展復雜性越來越大的現(xiàn)代電子電氣裝備，提高其可靠性，降低復雜電子電氣系統(tǒng)全壽命周期費用有特別重要的戰(zhàn)略意義、實際應用價值。

2.電路可測性設計概況

2.1電路可測性設計發(fā)展。電路系統(tǒng)測試與故障診斷于20世紀60年代在軍事上首先開始研究以滿足軍事裝備的維修與保養(yǎng)需要。美國國防部于1993 年2 月頒發(fā)MIL―STD―2165A《系統(tǒng)和設備的可測性大綱》，大綱將可測試性作為與可靠性及維修性等同的設計要求，并規(guī)定了可測試性分析、設計及驗證的要求及實施方法。該標準的頒布標志著可測試性作為一門獨立學科的確立。盡管可測性問題最早是從裝備維護保障角度提出，但隨著集成電路(IC)技術的發(fā)展，滿足IC 測試的需求成為推動可測性技術發(fā)展的主要動力。從發(fā)展趨勢上看，半導體芯片技術發(fā)展所帶來的芯片復雜性的增長遠遠超過了相應測試技術的進步。因此，復雜芯片系統(tǒng)的測試和驗證問題將越來越成為其發(fā)展的制約、甚至瓶頸。面對復雜性增長如此迅速的芯片技術，將測試和驗證問題納入芯片設計的范疇幾乎成為解決該問題的唯一的途徑，這也是目前可測性設計技術和相應的國際標準（IEEE1149）在近年來得到快速發(fā)展的原因。

2.2 電路可測性設計概念?？蓽y試性設計（Design for Testability，簡稱DFT），指在集成電路的設計階段就考慮以后測試的需要，將可測試設計作為邏輯設計的一部分加以設計和優(yōu)化，為今后能夠高效率地測試提供方便。DFT主要技術是：轉變測試思想，將輸入信號的枚舉與排列的測試方法轉變?yōu)閷﹄娐穬雀鱾€節(jié)點的測試，即直接對電路硬件組成單元進行測試；降低測試的復雜性，即將復雜的邏輯分塊，使模塊易于測試；斷開長的邏輯鏈，采用附加邏輯和電路使測試生成容易，改進其可控制性和可觀察性，覆蓋全部硬件節(jié)點；添加自檢測模塊，使測試具有智能化和自動化。

測試考慮是集成電路設計中最辣手的問題之一，設計的可測性是指完整測試程序的生成和執(zhí)行的有效性。評價一個設計的可測性的基本要素有：故障診斷、功能核實、性能評估以及可控性和可觀性?？蓽y性設計通常包含三個方面：（1）測試矢量生成設計，即在允許的時間內產生故障測試矢量或序列。（2）對測試進行評估和計算。（3）實施測試的設計，即解決電路和自動測試設備的連接問題?？蓽y性設計或面向測試的設計（DFT）通常包括設計測試電路和設計測試模版兩類。測試電路的設計準則是：以盡可能少的附加測試電路為代價，獲得將來制造后測試時的最大化制造故障覆蓋率。其目的是簡化測試、加速測試、提高測試的可信度。測試模版的設計準則是：選擇盡可能短的測試序列，同時又擁有最大的制造故障覆蓋率。

3.電路可測性設計方法簡介

（1）掃描路徑法。掃描路徑法是一種應用較廣的結構化可測性設計方法，由Williams和Angell于1973年提出的，主要是解決時序電路的測試問題?；趻呙杪窂皆O計的電路，只需對組合電路部分和不在掃描路徑上的觸發(fā)器進行測試，而處于掃描路徑上的觸發(fā)器的測試方法和測試圖形是固定形式的，不需要測試生成。掃描路徑法的優(yōu)點：電路容易初始化；改善了電路的可測性；減少了測試生成過程；測試中把時序電路轉化為組合電路，極大地降低了時序電路測試的復雜程度，得以廣泛應用。掃描路徑法不足之處：需要增加額外的電路面積和I/O引腳，而且串行掃描移入和移出方式導致測試時間非常長。掃描路徑設計是以犧牲電路的其他方面為代價的，因而就有成本問題。

（2）邊界掃描法。邊界掃描法把掃描路徑法擴展到整個板級或系統(tǒng)級，是JTAG（Joint Test Action Group）為了解決IC之間或PCB之間連接的測試問題提出的一種掃描方法。邊界掃描標準對數(shù)字集成電路以及混合集成電路的數(shù)字電路部分提供規(guī)范化的測試存取端口和邊界掃描結構，一是試圖對板級、基于復雜的數(shù)字集成電路和高密度的表面貼片技術的產品提供測試解決方案，二是對具有嵌入式可測性設計特征的數(shù)字集成電路提供測試存取和測試控制方法。邊界掃描法同掃描路徑法類似，基于邊界掃描設計法的元器件的所有與外部交換的信息(指令、測試數(shù)據(jù)和測試結果)都采用串行通信方式，允許測試指令及相關的測試數(shù)據(jù)串行送給元器件，然后允許把測試指令的執(zhí)行結果從元器件串行讀出。邊界掃描技術中包含了一個與元器件的每個引腳相接，包含在邊界掃描寄存器單元中的寄存器鏈，這樣元器件的邊界掃描信號可用掃描測試原理進行控制和觀察，這就是邊界掃描的含義。

（3）內建自測試法（BIST）。在電路內部建立測試生成、施加、分析和測試控制結構，使得電路能夠測試自身，這就是內建自測試。BIST方法分為：在線BIST（測試在電路正常功能條件下進行）和離線BIST（測試不在電路的正常功能條件下進行）。離線BIST可以應用在系統(tǒng)級、板級和芯片級測試，也可以用在制造、現(xiàn)場和操作級測試，但不能測試實時故障。內建自測試克服了傳統(tǒng)測試方法的缺點，如：測試生成過程長；測試施加時間長（隨電路的大小呈指數(shù)增加）；測試成本高（需要測試設備進行測試施加和響應的捕獲）；測試復雜度高；故障覆蓋率低等。BIST存在一些優(yōu)點，然而增加了芯片的硬件開銷，而且可能對原電路的功能造成一定影響。BIST廣泛用于集成電路可測性設計中。

4.結束語

數(shù)字系統(tǒng)的故障診斷和可測性設計的理論和實踐一直是電子技術中一個非?；钴S的領域。雖然，近年來可測性設計技術得到了較大的發(fā)展，但遠遠跟不上復雜性越來越大的實際電路系統(tǒng)測試與維修的需要，可測性理論與方法也還有待深入研究和進一步完善。因此加大電路系統(tǒng)的可測性理論與設計方法的研究力度，深入研究復雜電路系統(tǒng)可測性建模與評估方法，PCB、模擬與數(shù)?；旌闲盘栂到y(tǒng)、芯片系統(tǒng)的可測性理論與方法，研制高質量、低成本的集成電路故障測試技術的發(fā)展變得越來越具有緊迫性和挑戰(zhàn)性。

參考文獻

[1] 劉峰，梁勇強.大規(guī)模集成電路可測性設計及其應用策略.玉林師范學院學報，2005，(5):29一33

篇6

關鍵詞：版圖設計；九天EDA系統(tǒng)；D觸發(fā)器

Full-Custom Layout Design Based on the Platform

of Zeni EDA System

YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin

（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）

Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.

Key words: layout design; Zeni EDA system; D flip-flop

1引言

集成電路（Integrated Circuit，IC）把成千上萬的電子元件包括晶體管、電阻、電容甚至電感集成在一個微小的芯片上。集成電路版圖設計的合理與否、正確與否直接影響到集成電路產品的最終性能[1]。目前，集成電路版圖設計的EDA （ Electronic Design Automation）工具較多，但主流的集成電路版圖設計的EDA工具價格昂貴，而我國自主開發(fā)的九天EDA系統(tǒng)，具有很高的性價比，為我們提供了理想的集成電路設計工具。

2基本概念

2.1 版圖

版圖是將三維的立體結構轉換為二維平面上的幾何圖形的設計過程，是一組相互套合的圖形，各層版圖相應于不同的工藝步驟，每一層版圖用不同的圖案來表示。它包括了電路尺寸、各層拓撲定義等器件的相關物理信息，是設計者交付給代工廠的最終輸出。

2.2 版圖設計

它將電路設計中的每一個元器件包括晶體管、電阻、電容等以及它們之間的連線轉換成集成電路制造所需要的版圖信息。主要包括圖形劃分、版圖規(guī)劃、布局布線及壓縮等步驟[2]。版圖設計是實現(xiàn)集成電路制造的必不可少的環(huán)節(jié)，它不僅關系到集成電路的功能是否正確，而且會在一定程度上影響集成電路的性能、面積、成本與功耗及可靠性等[3]。版圖設計是集成電路從設計走向制造的橋梁。

2.3 集成電路版圖實現(xiàn)方法

集成電路版圖實現(xiàn)方法可以分為全定制（Full-Custom）設計和半定制（Semi-Custom）設計[4]。半定制設計方法包括門陣列設計方法、門海設計方法、標準單元設計方法、積木塊設計方法及可編程邏輯器件設計方法等。全定制設計方法是利用人機交互圖形系統(tǒng)，由版圖設計人員從每一個半導體器件的圖形、尺寸開始設計，直至整個版圖的布局和布線。全定制設計的特點是針對每一個元件進行電路參數(shù)和版圖參數(shù)的優(yōu)化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生產成本。隨著設計自動化的不斷進步，全定制設計所占比例逐年下降[5]。

3九天EDA系統(tǒng)簡介

華大電子推廣的應用的九天EDA系統(tǒng)是我國自主研發(fā)的大規(guī)模集成電路設計EDA工具，與國際上主流EDA系統(tǒng)兼容，支持百萬門級的集成電路設計規(guī)模，可進行國際通用的標準數(shù)據(jù)格式轉換，它已經在商業(yè)化的集成電路設計公司以及東南大學等國內二十多所高校中得到了應用，特別是在模擬和高速集成電路的設計中發(fā)揮了作用，成功開發(fā)出了許多實用的集成電路芯片[6]。其主要包括下面幾個部分[7]：ZeniSE（ Schematic Editor）原理圖編輯工具，它可以進行EDIF格式轉換，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版圖編輯工具；它能提供多層次、多視窗、多單元的版圖編輯功能，同時能夠支持百萬門規(guī)模的版圖編輯操作；ZeniVERI （ Physical Design Verification Tools）版圖驗證工具它可以進行幾何設計規(guī)則檢查（DRC） 、電學規(guī)則檢查（ ERC） 及邏輯圖網(wǎng)表和版圖網(wǎng)表比較（LVS）等。

版圖設計用到的工具模塊是ZeniPDT，它具備層次化編輯和在線設計規(guī)則檢查能力，并提供標準數(shù)據(jù)寫出接口。其設計流程如圖1所示[8]，

4設計實例

任何一個CMOS數(shù)字電路系統(tǒng)都是由一些基本的邏輯單元（非門、與非門、或非門等）組成，而基本單元版圖的設計是基于晶體管級的電路圖設計的。因而在版圖設計中，主要涉及到如何設計掩膜版的形狀、如何排列晶體管、接觸孔的位置的安排以及信號引線的位置安排等。以下以一個用于數(shù)據(jù)采集的D觸發(fā)器為例進行設計。

4.1 D觸發(fā)器電路圖及工作原理

D觸發(fā)器電路圖，如圖2所示，此電路圖是通過九天EDA系統(tǒng)工具的ZSE模塊構建的，其基本工作原理是：首先設置CLB=1。當時鐘信號CLK=0時，DATA信號通過導通的TG1進入主寄存器單元，從寄存器由于TG4的導通而形成閉合環(huán)路，鎖存原來的信號，維持輸出信號不變。當CLK從0跳變到1時，主寄存器單元由于TG2的導通而形成閉合回路，鎖存住上半拍輸入的DATA信號，這個信號同時又通過TG3經一個與非門和一個反相器到達Q端輸出。當CLK再從1跳變到0時，D觸發(fā)器又進入輸入信號并鎖存原來的輸出狀態(tài)。對于記憶單元有時必須進行設置，電路中的CLB信號就擔當了觸發(fā)器置0 的任務。當CLB=0時，兩個與非門的輸出被強制置到1，不論時鐘處于0還是1，輸出端Q均被置為0。

4.2 D觸發(fā)器子單元版圖設計

圖2所示的D觸發(fā)器由五個反相器、兩個與非門、兩個傳輸門和兩個鐘控反相器組成。選擇適當?shù)倪壿嬮T單元版圖，用這些單元模塊構成D觸發(fā)器。

對于全定制的集成電路版圖設計，需要工作平臺，包括設計硬件、設計使用的EDA軟件以及版圖設計的工藝文件和規(guī)則文件。此D觸發(fā)器的設計硬件是一臺SUN Ultra10工作站，設計軟件是九天EDA系統(tǒng)，采用0.6um硅柵CMOS工藝。

CMOS反相器是數(shù)字電路中最基本單元，由一對互補的MOS管組成。上面為PMOS管（負載管），下面為NMOS管（驅動管）。由反相器電路的邏輯“非”功能可以擴展出“與非”、“或非”等基本邏輯電路，進而得到各種組合邏輯電路和時序邏輯電路。

在電路圖中，各器件端點之間所畫的線表示連線，可以用兩條線的簡單交叉來表示。但對于具體的物理版圖設計，必須關心不同連線層之間物理上的相互關系。在硅CMOS工藝中，不能把N型和 P型擴散區(qū)直接連接。因此，在物理結構上必須有一種實現(xiàn)簡單的漏極之間的連接方法。例如，在物理版圖中至少需要一條連線和兩個接觸孔。這條連線通常采用金屬線?？傻萌鐖D3（a）所示的反相器的局部的符號電路版圖。同理，可以通過金屬線和接觸孔制作MOS管源端連接到電源VDD和地VSS的簡單連線，如圖3（b）所示。電源線和地線通常采用金屬線，柵極連接可以用簡單的多晶硅條制作。圖3（c）給出了最后的符號電路版圖。

通過九天版圖設計工具繪制的反相器版圖如圖4所示。其他基本單元的版圖可依此建立。

4.3 D觸發(fā)器版圖設計

先建立一個名為DFF的庫，然后把建立的各個單元版圖保存在DFF庫中，同時在庫中建立名為dff的新單元。調用各子單元，并進行相應D觸發(fā)器的版圖布局，接著就是單元間的連線。主要用到的層是金屬1、金屬2和多晶硅進行連接布線。接觸孔是用來連接有源區(qū)和金屬1，通孔用來連接金屬1和金屬2，多晶硅和多晶硅以及相同層金屬之間可以直接連接。版圖設計完成后，再利用版圖驗證工具ZeniVERI對該版圖進行了版圖驗證。最后，經過驗證后D觸發(fā)器的版圖如圖5所示。

5結語

在分析CMOS 0.6um設計規(guī)則和工藝文件后，采用九天EDA系統(tǒng)，以D觸發(fā)器為例進行了版圖設計。實踐表明，九天EDA系統(tǒng)工具具有很好的界面和處理能力。該版圖已用于相關芯片的設計中，設計的D觸發(fā)器完全符合設計要求。

參考文獻

[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.

[2] 程未, 馮勇建, 楊涵. 集成電路版圖（layout） 設計方法與實例[J]. 現(xiàn)代電子技術, 2003, 26 （3） : 75-78.

[3] 王兆勇, 胡子陽, 鄭楊. 自動布局布線及驗證研究[J]. 微處理機, 2008,1:3132.

[4] 王志功, 景為平. 集成電路設計技術與工具[M]. 南京:東南大學出版社, 2007:6-11.

[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周潤德譯. 數(shù)字集成電路――電路、系統(tǒng)與設計（第二版）[M], 北京:電子工業(yè)出版社, 2006, 48-51.

[6] 易茂祥, 毛劍波, 楊明武等. 基于華大EDA軟件的實驗教學研究[J]. 實驗科學與技術, 2006, 5:71-72.

[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.

[8] 施敏, 徐晨. 基于九天EDA系統(tǒng)的集成電路版圖設計[J]. 南通工學院學報（自然科學版） , 2004, 3 （4）:101-103.

篇7

關鍵詞：集成電路芯片；數(shù)據(jù)手冊；硬件設計；軟件設計；微控制器

中圖分類號：TP39；TN60 文獻標識碼：A 文章編號：2095-1302（2017）06-00-02

0 引 言

目前電子產品的智能化、微型化乃是大勢所趨，而設計的重點主要為硬件電路設計與軟件程序設計。硬件電路設計必須熟悉集成電路芯片的功能及相應的應用電路，為此我們經常需要閱讀集成電路芯片的數(shù)據(jù)手冊（Datasheet）。

在項目設計階段的芯片選型、硬件電路設計、軟件程序設計，直至后期的產品系統(tǒng)調試等，都離不開集成電路芯片數(shù)據(jù)手冊的技術支持。從閱讀集成電路芯片數(shù)據(jù)手冊的角度來看，數(shù)據(jù)手冊大致可分為兩大類，一類是不帶有CPU的集成電路芯片，如常用的74HC系列數(shù)字電路、功率MOSFET電子器件等；另一類是帶CPU的集成電路芯片-微控制器等，如STM8S系列、ARM Cortex-M4。

如何在最短的時間內根據(jù)項目設計的功能要求，選擇并熟悉集成路芯片功能參數(shù)、設計硬件原理圖及印制電路板圖，直至最終完成系統(tǒng)調試工作，本文從電子工程師應用的角度，就集成電路芯片數(shù)據(jù)手冊的快速閱讀內容、方法、建議作歸納總結，供設計者參考。

1 集成電路芯片數(shù)據(jù)手冊簡介

集成電路芯片數(shù)據(jù)手冊是集成電路芯片制造商提供的芯片使用手冊，比較詳細地描述產品的特性（Features）、電氣特性（Electrical Characteristics）、引腳功能（Pinout and Pin Description）、典型應用電路（Typical Application Circuit）、封裝尺寸（Package Dimensions）或封裝信息（Package Information）、PCB庫元件封裝參考圖（Soldering Footprint or Recommended Package Footprint）、備用功能映射（Alternate Function Remapping）、通用硬件寄存器映射（General Hardware Register Map）、時序圖（Timing Diagram）、詳細型號說明及訂貨信息（Ordering Information）等，是工程師在電子產品設計、維修等工作過程中查閱最多的文檔資料。

2 集成電路芯片數(shù)據(jù)手冊的閱讀內容

2.1 閱讀集成電路芯片數(shù)據(jù)手冊的簡介部分

閱讀集成電路芯片數(shù)據(jù)手冊（Datasheet）簡介部分的目在于知道這是什么元件，有什么功能，可應用在什么場合。主要包括產品提供商、元器件型號、封裝類型、基本特性或應用場合等內容。概述（General Description），相對而言比較籠統(tǒng)的介紹了芯片的功能；特性（Features） 標注的是基本電氣的性能；應用（Applications）大致了解芯片的用途，可應用在哪些方面等。有些手冊會給出等效原理圖（Schematic Diagram），但只是電路效果相同，并非芯片內部的實際電路，即使按該電路搭建，也無法替代該芯片的使用。

2.2 熟悉元器件的功能框圖、引腳功能描述及注意事項

首先要特別注意元器件的工作電源及引腳編號，若單片機集成電路AT89S52是5 V工作電源，只有一個接地引腳，而目前很多基于ARM Cortex-M0、ARM Contex-M4等微控制器的工作電源為3.3 V，且有多個工作電源VDD引腳與多個接地引腳GND。其次接線圖（Connection Diagram）或引腳描述（Pinout and Pin Description）會告訴讀者引腳的編號、功能，注意選用的芯片封裝，不同的封裝往往編號相同但引腳功能不同。最后功能塊圖（Block Diagram）會描述芯片內部的主要功能模塊，方便使用者進一步熟悉芯片內部的資源；注意事項是指芯片工作所能長期承受的電氣參數(shù)及工作環(huán)境，超出這一條件芯片便會損壞或無法正常工作。正確理解引腳功能描述是使用芯片、正確設計接口電路并選取正確電路參數(shù)的前提。

2.3 電路的設計

閱讀芯片數(shù)據(jù)手冊的最終目的是使用電子元器件進行電路設計。正確設計電路是應用該電子元器件的前提。所謂電路設計就是在電子元器件的外面添加一些電阻以限流，添加電容進行濾波，添加三極管進行電流放大，添加光電藕合器進行隔離以提高抗干擾或實現(xiàn)電平轉換等，以便電子元器件能夠按照工藝控制要求正常、穩(wěn)定、長期工作。不僅要查閱數(shù)據(jù)手冊提供的典型應用電路（Typical Application Circuit）作為參考，還要特別注意制造商提供的應用筆記（Application Note），應用筆記是生產制造商對Data Sheet的延伸和補充，是制造商對芯片使用經驗的總結，提供的參考電路具有非常好的實用效果，若有應用筆記一般會在Data Sheet中加以說明。

2.4 器件的封裝

在進行原理圖設計時，必須確定芯片的封裝，因為不同的封裝其引腳的編號很可能不同，且制作電路板時必須有詳細的尺寸才能建PCB元件庫。封裝尺寸（Package Dimensions）或封裝信息（Package Information）會詳細說明芯片的機械尺寸，主要包括芯片大小、引腳間距、引腳寬度及PCB庫元件封裝參考圖（Soldering Footprint or Recommended Package Footprint）。

2.5 橫向閱讀

通過橫向閱讀可以閱讀不同公司相同產品的數(shù)據(jù)手冊，因為有的制造商提供的數(shù)據(jù)手冊比較詳細，而有的則比較簡單，且僅部分制造商會提供應用筆記參考。同時還可以從互聯(lián)網(wǎng)上百度芯片的應用案例，并進入知網(wǎng)查閱芯片的相關應用論文，以進一步加深對芯片應用的理解，正確、快速設計出芯片的應用電路。

2.6 元器件的采購

認真閱讀訂貨須知（Ordering Information），主要內容為型號的詳細含義，注意芯片引腳數(shù)、芯片封裝、引腳間距、工作溫度范圍、包裝形式等標識，需提供詳細的型號才能采購，同時注意包裝信息，方便現(xiàn)自動貼裝。

2.7 微控制器的閱讀

對于微控制器的閱讀，必須注意內部資源及相關寄存器，具體內容為程序空間及存貯類型、數(shù)據(jù)空間RAM、掉電保護E2PROM或D_Flash空間、系統(tǒng)振蕩電路及時鐘、定時器/計數(shù)器、A/D轉換及D/A轉換、SPI接口、I2C總線、CAN總線、異步通信口UART等。值得注意的是，通用輸入輸出（GPIO）引腳往往是復合多功能引腳，其功能的確定由相關寄存器設置，因此硬件設計必須與軟件設計相結合。此外，從編程的角度出發(fā)，還要熟悉編譯系統(tǒng)及程序下載適配器等。

3 快速閱讀集成電路芯片數(shù)據(jù)手冊方法建議

3.1 閱讀集成電路芯片數(shù)據(jù)手冊方法

快速閱讀集成電路芯片的數(shù)據(jù)手冊，建議采用如下步驟：

（1）到芯片制造商官方網(wǎng)站下載數(shù)據(jù)手冊及芯片應用筆記資料，亦可通過供貨商提供；

（2）正確理解參數(shù)的含義，熟悉芯片的相關參數(shù)，確認該芯片能否滿足功能需求；

（3）硬件設計時要研究與引腳、功能控制等相關的芯片內部資源；

（4）軟件編程要熟悉相關寄存器；

（5）無需閱讀全文，只需閱讀所要使用的功能部分即可，且需注意所選型號與所提供資源的關系；

（6）注意關連性，如用到定時器時要熟悉系統(tǒng)時鐘，因為定時器的時鐘源來自系統(tǒng)時鐘分頻；

（7）軟件編程時應注意分析并讀懂時序圖，不必閱讀大量的文字說明；

（8）到百度或智庫查閱相關應用性案例作為參考，以節(jié)省研究時間，盡快正確使用。

（9）注意結合芯片采購，選中的型號或封裝需能在市場采購到且要考慮供貨時間、價格成本等，尤其對于用量不大的產品設計，更應注意供貨市場的穩(wěn)定性。

（10）考慮芯片的生命周期，同時盡可能選用小封裝貼片元件，注意其后續(xù)的供貨生命周期及需求量，有些元件雖然新，但用戶少，有些元件雖然老但用戶多，典型的如AT89C52芯片。

（11）注意數(shù)據(jù)手冊中的“note”，重要通知（Important Notice）以及法律責任申明等信息，這也是較好利用芯片的關鍵所在。

3.2 閱讀集成電路芯片數(shù)據(jù)手冊建議

閱讀芯片數(shù)據(jù)手冊的目的是為了正確應用芯片。因此對工程師做出如下建議：

（1）平時可以通過選擇兩篇典型的數(shù)據(jù)手冊，如美國安森美（ON Semiconductor） 的NTD5865NL功率MOSFET管和意法半導體ST的STM8S103微控制器，閱讀研究并積累；

（2）注意提高英文閱讀能力，因為大多數(shù)集成電路芯片產自國外；

（3）盡可能找制造廠家的英文版數(shù)據(jù)手冊閱讀，翻譯的中文數(shù)據(jù)手冊中往往存在錯誤。

4 結 語

閱讀英文版集成電路芯片數(shù)據(jù)手冊，在閱讀過程中要將重點內容與所需功能相結合，芯片選型和市場供貨相結合，硬件設計和軟件設計相結合，在閱讀過程中注意查閱并理解參數(shù)的正確含義，具備快速閱讀芯片數(shù)據(jù)手冊的能力，是所有電子工程師必須具備的基本能力，本文僅作一些探討。

參考文獻

[1] Athalye P， Maksimovic D， Erickson R. High-Performance front-end converter for avionics applications[J].IEEE Trans. On Aerospace and Electronic Systems，2003，39（2）：462-470.

[2]閆琪，王江，熊小龍.智能車設計“飛思卡爾杯”從入門到精通[M].北京：北京航空航天大學出版社，2014.

[3]劉建，解洪成，張衛(wèi)國.交互式電子技術手冊的數(shù)據(jù)來源分析[J].江蘇科技大學學報（自然科學版），2007，21（S1）：84-88.

[4]馬沛生.特性數(shù)據(jù)與數(shù)據(jù)手冊[J].化學工程，1987，7：9-12.

[5]黃志球，徐丙鳳，闞雙龍，等.嵌入式機載軟件安全性分析標準、方法及工具研究綜述[J].軟件學報，2014，25（2）：200-218.

[6] Maithil Pachchigar，Richard Liggiero.獲取數(shù)據(jù)手冊以外的ADC數(shù)據(jù)[J].中國集成電路，2015，24（11）：40-43.

[7]趙廷弟.安全性設計分析與驗證[M].北京：國防工業(yè)出版社，2011.

[8]胡璇，楊春暉，黃茂生，等.航電系統(tǒng)軟件需求知識本體構建及評價[J].計算機工程， 2013，39（3）：56-62.

[9]李震，劉斌，陸民燕，等.基于擴展Petri網(wǎng)的除冰軟件安全需求建模和驗證[J].北京航空航天大學學報，2012，38（1）：64-68.

[10]崔萌，李宣東，鄭國梁.UML實時活動圖的形式化分析[J].計算機學報，2004， 27（3）：339-346.

[11]樊曉光，文奎，張鳳鳴.軟件安全性研究綜述[J].計算機科學，2011，38（5）：8-13.

[12]楊仕平，桑楠，熊光澤.安全關鍵軟件的防危性測評技術研究[J].計算機學報，2004，27（4）：442-450.

[13]方濱興，陸天波，李超.軟件確保研究進展[J].通信學報，2009，30（2）：106-117.

[14]邵津，鄧芳，王千祥.一種基于模型的軟件系統(tǒng)監(jiān)測方法[J].計算機研究與發(fā)展， 2010，47（7）：1175-1183.

篇8

【關鍵詞】數(shù)字電路 讀圖 基本方法

【中圖分類號】TN79 【文獻標識碼】A 【文章編號】1674-4810（2015）30-0123-03

人類生活帶著對電子技術越來越強烈的依賴進入新世紀。電子技術對人們的這種深刻影響，使廣大青少年及電子愛好者對電子技術知識的興趣也越來越濃厚。

在中學，物理是一門較難的學科，如電磁場的特性，學生看不見、摸不著。在職業(yè)學校電學也是課程中相對難學的一門課，一方面電學比較抽象，另一方面電工電子和一系列電路理解起來有個過程，尤其是電路圖，學會看電路圖，十分重要。

看懂電子電路圖是電子技術工作人員的基本能力，就如一個車工必須看懂機械零件圖一樣。因為只有看懂了電子電路原理圖以后才能對電路進行調試、維修和改進。因此，具有一定的電子電路圖的識圖技能是分析和解決電子技術問題和深入學習的基礎。

一 數(shù)字電路圖的識圖方法

首先讓我們了解一下什么是數(shù)字電路圖。

對數(shù)字信號進行處理的電路就是數(shù)字電路圖。數(shù)字電路有以下幾個顯著特點：（1）數(shù)字信號采用二值信息――高電平和低電平。（2）數(shù)字電路中的晶體管僅在“開關狀態(tài)”工作，即只工作在飽和和截止兩個狀態(tài)。這兩個狀態(tài)對應二值信息的0和1。（3）數(shù)字電路的基本單元對元器件的精度要求不高，只要能判斷出高、低電平就可以了，因此便于集成化和系列化生產，成本低廉，使用方便。（4）對數(shù)字電路的研究一般集中在輸入和輸出的邏輯關系方面，包括邏輯分析和邏輯設計。（5）數(shù)字電路能對數(shù)字信號進行邏輯和算術的運算，廣泛應用在智能控制和計算機等現(xiàn)代科技中。

電路圖就是人們使用約定的電路符號在紙上表示是幾點電路而繪制的圖形。使用電路圖，大大方便了人們對實際電路的分析、研究和描述。數(shù)字電路圖表明了數(shù)字電路的結構和實際連接方式，通過看數(shù)字電路圖就可以了解實際電路的情況。

1.識圖的基本任務和要點

我們知道，一般電子設備的內部都具有用電子元器件組裝的電路板，這些電路板上的元器件是按照相應的電路圖紙安裝起來的。這些電路圖紙通常被稱為電路圖。常見的電路圖有方框圖、原理圖、印刷版圖、裝配圖等。

印刷版圖和裝配圖都是體現(xiàn)裝配關系時使用的電路圖。它們非常直觀，但往往不反映電路的結構，一般不作為理解電路原理的依據(jù)。

方框圖是用來體現(xiàn)工作原理的電路圖。它是把能夠實現(xiàn)一定功能的電路組合（單元電路）抽象化。

電原理圖是最復雜的，但也是最有用的一種電路圖。它把實際電路的內部結構，各元件之間的連接情況，清晰、簡潔地反映出來。實際上，平時我們說的電路圖就是指電原理圖。閱讀和分析電原理圖是我們認識和理解一個電路最重要的途徑。

數(shù)字電路識圖的要點一般有以下幾點：首先，要注意系統(tǒng)性;其次，要重點分析了解集成電路功能、內電路組成和引腳作用，這是分析數(shù)字集成電路的關鍵。就是說要采取化整為零，然后集零為整的方法，即先對各個電路或各個信號處理進行獨立的分析，然后再將它們集合起來進行整體分析。

2.數(shù)字集成電路識圖的基本方法和要求

熟練掌握一些單元電路的基本組成形式和經典電路，如整流電路、穩(wěn)壓電路和某些運放集成電路等。識圖時先將這些單元電路直接畫出來，形成電路原理圖的框架，這樣可提高識圖效率。

由于數(shù)字電路大多數(shù)是以集成電路為核心構成的，所以對數(shù)字電路進行讀圖之前要先對集成電路的情況有所了解，比如集成電路在應用方面的一些功能和特點等。

就功能而言：要從數(shù)字集成電路各引腳的外電路結構以及外電路所用元器件參數(shù)等去了解認識某一具體集成電路完整的工作情況。同時，還要認識這個完整的電路系統(tǒng)的功能。

就特點的體現(xiàn)而言：一般數(shù)字集成電路并不畫出所用集成電路的內電路方框圖，這給識圖帶來了很大困難，尤其對初學者進行電路分析來說更為不利。因此在分析這類數(shù)字集成電路圖時最好先查閱有關數(shù)字集成電路的應用手冊，找到數(shù)字集成電路的內電路方框圖，這樣可給該電路分析帶來很大方便。

初學者分析數(shù)字集成電路往往感到比分立器件更困難。其實在掌握讀圖的規(guī)律以后就會感到分析數(shù)字集成電路更方便。

篇9

關鍵詞：現(xiàn)代；光纖通信；光電集成；路集成電路；設計分析

中圖分類號：TP311 文獻標識碼：A 文章編號：1009-3044（2016）24-0042-02

Abstract： in today's society is the information of the rapidly developing society， all kinds of high and new technology emerges unceasingly， the communication system is particularly important， communication system and the integrated circuit has been inseparable. How to make use of integrated circuit technology to design high performance integrated circuit of the electronic information technology industry is an urgent need to solve the problem. This article will briefly introduced the optical fiber communication optoelectronic integrated circuit design and analysis process.

Key words： modern； optical fiber communication； photoelectric integration； road integrated circuit； design and analysis

隨著國家的發(fā)展，社會的進步，人類的生活已經離不開通信方式了，各種各樣的交流活動都是需要通訊的傳遞的。不管我們通過何種方式、何種途徑，只要將我們想要傳遞的信息傳遞到另外一個地方，就是稱為通信。古代所傳遞信息的方式方法也是多種多樣的。但是它們相對來說特別落后，時間也會非常地久。而現(xiàn)代的通信方式中，電話通信是應用最廣泛的一種。

1 什么是光纖通信

近幾年來，隨著技術的進步，電信管理體制的改革以及電信市場的全面開放，光纖通信的發(fā)展呈現(xiàn)了一番全新的景象。所謂光纖通信就是一種以光線為傳媒的通信方式，利用廣播實現(xiàn)信息的傳送。光纖通訊就是以光導纖維作為信號傳輸介質的通訊系統(tǒng)。具有抗干擾性好，超高帶寬等特點。

如今社會我們使用的光纖通信有許多的優(yōu)點，例如，它可以傳輸頻帶寬、通信容量大；傳輸損耗低、中繼距離長；線徑細、重量輕，原料為石英，節(jié)省金屬材料，這樣一來，節(jié)約了許多資源和能源，有利于資源合理地開發(fā)和使用；絕緣、抗電磁干擾性能強；還具有抗腐蝕能力強、抗輻射能力強、可繞性好、無電火花、泄露小、保密性強等優(yōu)點，同時它也可以用在特殊環(huán)境或者軍事行動中。

光纖通信的原理是：在發(fā)送端首先要把傳送的信息變成電信號，然后調制到激光器發(fā)出的激光束上，使光的強度隨電信號的幅度變化而變化，并通過光纖發(fā)送出去；在接收端，檢測器收到光信號后把它變換成電信號，經解調后恢復原信息。

隨著信息技術傳輸速度日益更新，光纖技術已得到廣泛的重視和應用。在多微機電梯系統(tǒng)中，光纖的應用充分滿足了大量的數(shù)據(jù)通信正確、可靠、高速傳輸和處理的要求。光纖技術在電梯上的應用，大大提高了整個控制系統(tǒng)的反應速度，使電梯系統(tǒng)的并聯(lián)群控性能有了明顯提高。電梯上所使用的光纖通信裝置主要由光源、光電接收器和光纖組成。

2 集成電路的實現(xiàn)

集成工藝技術也就是在最近的一二十年取得了飛速的發(fā)展。隨著元器件尺寸大小的不斷減小，集成電路的集成速度也在不斷地提高。發(fā)展迅速的集成電路工藝技術為通信系統(tǒng)的發(fā)展奠定了堅實的基礎。當下，利用光電集成電路實現(xiàn)的光的發(fā)射和接收裝置已經被各個實驗室所廣泛使用。光電集成電路在單片上集成的光和電元件越來越多了，這就是光電集成電路速度越來越快的原因。

3 光纖通信現(xiàn)狀

光纖通信技術的發(fā)展帶動了光纖產業(yè)的進步。想要實現(xiàn)光發(fā)射與光電集成電路是非常容易的，但是想要實現(xiàn)高速系統(tǒng)的混合集成是非常困難的。由于毫米波信號是狹窄的，所以可以使用混合集成工藝來實現(xiàn)毫米波系統(tǒng)，我們可以這樣來設計集成電路及其組成部分，使其波段上的輸入和輸出阻抗保持在大約50歐姆左右，即使用50歐姆的傳輸線來連接元器件和集成電路。此外，例如激光驅動、時鐘恢復、數(shù)據(jù)判決、復接、光接收放大等各種類型的模擬、數(shù)字、混合集成電路依然可以輕松實現(xiàn)，這是因為電路也可以設計成輸入輸出是50歐姆的阻抗。想要利用混合方法實現(xiàn)高速光發(fā)射機與接收機的真正困難所在是激光二極管和光檢測器的阻抗不是50歐姆。尤其是激光二極管，他的非線性無法進行混合集成的。沒有合適的匹配網(wǎng)絡將基帶數(shù)據(jù)信號從激光二極管連接到驅動器或者從光檢測器連接到前置放大器上，就會大大地降低了系統(tǒng)的操作性能。這樣相比利用光發(fā)送和光接收的集成電路來實現(xiàn)是十分簡便的。利用光集成電路實現(xiàn)光發(fā)射和接收不僅可靠性高而且成本低。但是用光電集成電路也是具有一定的挑戰(zhàn)性的，制作光元件和電子電路所需要的材料是存在一定的差別的?，F(xiàn)在制造高速光發(fā)射和接受光電集成電路在光傳輸系統(tǒng)中是十分必要的。這個設計工藝的難點在于要形成材料，即適合制造光電器件和電子電路所需要的制作材料，此外還要設計出光電集成電路。現(xiàn)實很殘酷，大家仍需努力。

4 光電集成電路

光發(fā)射機光電集成電路一般是由同一底上的激光二極管和驅動電路構成的。集成電路其中包括了電子元器件結構的生長、激光、激光二極管、電阻器、晶體管等電子元件的制造，其中光電元件和金屬化連接是比較困難的。在外延生長的襯底上，大概需要三個工序來集成光電集成電路，分別為制作激光二極管、制作電子電路、進行光電元件之間的連接。首先要制作激光二極管，激光二極管的P型區(qū)域歐姆接觸層通過 蒸發(fā)形成金屬狀態(tài)，隨后利用光刻法來生成激光二極管的大概區(qū)間，然后進行濕法刻蝕形成接觸激光二極管的N區(qū)區(qū)間，最后在活性離子刻蝕體系中完成刻蝕過程，直到遇到AGAAS層后停止刻蝕過程。AGAAS層能隔離電子電路機構和激光結構，形成一種薄膜電阻，從而形成第一金屬層和空氣橋兩個連接層。我們通常采用空氣橋連接激光二極管的P區(qū)，采用第一金屬層連接激光二極管的N區(qū)，這樣就能很好地實現(xiàn)激光二極管和電子電路層的連接。這就實現(xiàn)了一個量子激光器的光電集成電路了。制作光電集成電路的芯片也是存在一定的難度的，目前端面反射激光鏡的干腐蝕技術尚未成熟，只能用解離的方法來完成，所以說集成激光驅動器電路還有很大的空間有待開發(fā)。

光電集成電路分別是由光檢測器、前置放大器以及主放大器構成的，這其中包括數(shù)據(jù)判決器、時鐘恢復和分接電路。光檢測器的集成是光電集成電路中最重要的一個部分，而金屬-半導體-金屬光檢測器（MSM）因為只需要少步驟的追加工藝，和如名字一般較為實惠且廣泛的材料在雪崩類型光電檢測器和p-i-n被廣泛運用的同時也被單片集成光接收機廣泛的使用著。

在設計中第一級為基本放大單元，是共源放大電路且?guī)в性簇撦d，電阻的反饋由電壓并聯(lián)負反饋，電平位移級使用的是兩級源級跟隨器，它被接入到后面，與此同時，又需要引進一個肖特基二極管，這樣就起到了一個降低反饋點的直流電平所特需的水平的作用，達到了這樣一個效果后，在偏低壓的條件下，電路同樣可以正常工作。

5 主要工藝流程

第一步，我們要準備好充足的材料，對材料進行結構和參數(shù)方面的設計計算，并確定材料的外延生長，來確定集成方式及集成所需要的元器件。第二步，對PD臺面進行腐蝕，首先腐蝕掉INP層露出HEMT的帽層，把MSM保留在芯片上，即通過把PD臺面以外的PD層材料腐蝕掉來露出HEMT層。第三步就是進行器件的隔離工作，仍然使用臺面腐蝕的辦法將HEMT和PD元器件之間隔離起來，想要實現(xiàn)比較好的隔離效果就一定要準確的腐蝕到半絕緣襯底上。最后就是保護芯片的工作了，在芯片表面沉淀一層介質，這樣不僅保護了芯片表面還成為了源漏的輔助剝離介質。

6 結束語

光纖通信技術作為通信產業(yè)中的支柱，是我們現(xiàn)如今社會中使用最多的通信方式。即使在現(xiàn)在的社會當中，光纖通信技術得到了十分穩(wěn)定有效的發(fā)展，但是現(xiàn)在科技發(fā)展如此之快，越來越多的新技術涌現(xiàn)出來，我國的通信技術水平也得到了明顯的改善與提高，光纖通信的使用范圍和價值也在悄悄地擴張。但是光纖通信技術為了迎合網(wǎng)絡時代，必須有更高層次的發(fā)展，才能占據(jù)市場的主流地位。我相信隨著光通信技術更加深入地發(fā)展，光纖通信一定會對整個通信行業(yè)甚至社會的進步起到舉足輕重的作用。

參考文獻：

[1] 付雪濤.集成電路工藝化學品標準體系探討[J].信息技術與標準化，2013（Z1）.

[2] 白晉軍，李鴻強.淺談多媒體技術在集成電路工藝教學過程中的利與弊[J].教育教學論壇，2013（42）.

[3] 湯乃云.“集成電路工藝原理”課程建設與教學改革探討[J].中國電力教育，2012（29）.

篇10

關鍵詞：數(shù)字集成電路；設計；核心工藝

隨著微電子技術的發(fā)展，數(shù)字集成電路獲得了越來越廣泛的應用。深入了解數(shù)字集成電路特性，正確分析數(shù)字集成電路在實驗中出現(xiàn)的種種異常現(xiàn)象，對于提高數(shù)字電子技術使用效果、加深使用者對數(shù)字電路理論的理解有著十分重要的作用。而實現(xiàn)上述目的的最關鍵部分在于對數(shù)字集成電路的設計相關內容有著較為清晰的理解，本文正是在這種背景下，探討了數(shù)字集成電路的不同設計方法以及所采用的核心工藝，以求為理論界與實踐界更好的認識數(shù)字集成電路提供必要的借鑒與參考。

一、數(shù)字集成電路理論概述

數(shù)的表達是多種多樣的，如二進位、八進制、十進位、十六進位等。電腦中數(shù)字處理是二進位，所以一切資料都要先轉化為“0”和“1”的組合。在教學中要對學生強調這里的“0”和“1”不是傳統(tǒng)數(shù)學中的數(shù)字，而是兩種對立的狀態(tài)的表達。數(shù)字集成電路是傳輸“0”和“1”（開和關）兩種狀態(tài)的門電路，可把來自一個輸入端的信息分配給幾個輸出端，或把幾個輸入端傳來的信息加以處理再傳送出去，這個過程叫做邏輯運算處理，所以又叫邏輯集成電路。在數(shù)字集成電路中電晶體大多是工作在特性曲線的飽和狀態(tài)和截止狀態(tài)（邏輯的“0”和“1”）。數(shù)字集成電路又包括著如下三種電路：門電路，是作為不包含時間順序的組合電路；觸發(fā)器電路，其能存儲任意的時間和信息，故在構成包含時間關系的順序電路時必不可少，這種電路叫做時序邏輯電路，例如寄存器、管理器等。觸發(fā)器電路是基本時序單元電路；半導體記憶體電路，它可以存取二進位數(shù)字字信息，記憶體的作用是用來記住電子電腦運算過程中所需要的一切原始資料、運算的指令程式以及中間的結果，根據(jù)機器運算的需要還能快速地提供出所需的資料和資料。在上課時，發(fā)現(xiàn)學生易將組合邏輯電路、時序邏輯電路混淆，所以教學中要反復強調兩者的的特點，進行對比，使學生能正確區(qū)分兩種電路。

二、數(shù)字集成電路的設計

第一，MOS場效應電晶體的設計。常用的是N溝MOS管，它是由兩個相距很近、濃度很高的N十P結引線后做成的，分別叫做源極“S”和漏極“D”。在源極“S”和漏極“D”之間的矽片表面生長一薄層二氧化矽（SiO2），在SiO2上復蓋生長一層金屬鋁叫柵極“G”（實際上“G”極是個MOS二極體）。NMOS集成電路是用得很多的一個品種。要注意一點是多晶矽柵代替了鋁柵，可以達到自對淮（近乎垂直）摻雜，在柵下面的源、漏摻雜區(qū)具有極小橫向的摻雜效應，使源、柵漏交迭電容最小，可以提高電路的速度。

第二，CMOS集成電路互補場效應電晶體的設計。CMO是指在同一矽片上使用了P溝道和N溝道兩種MOS電路。這種反相器有其獨特之處，不論在哪種邏輯狀態(tài)，在VDD和地之間串聯(lián)的兩個管子中，總有一個處干非導通狀態(tài)，所以穩(wěn)態(tài)時的漏電流很小。只在開關過程中兩個管子都處于導通狀態(tài)時，才有顯著的電流流過這個反相器電路。因此，平均功耗很小，在毫微瓦數(shù)量級，這種電路叫做CMOS電路。含有CMOS電路的集成電路就叫做CMOS集成電路，它是VLSI設計中廣泛使用的基本單元。它占地面積很小、功耗又小，正是符合大規(guī)模集成電路的要求，因為當晶片的元件數(shù)增加時功耗成為主要的限制因素。CMOS集成電路成為低功耗、大規(guī)模中的一顆明星，它是VLSI設計中廣泛使用的基本單元，但它的設計和工藝難度也相應地提高了許多。CMOS集成電路在P型襯底上先形式一個以待形成PMOS管用的N型區(qū)域叫做“N井”，在“N井”內制造PMOSFET的過程與前述的NMOS管相同，所以制造CMOS集成電路的工序基本上是制造NMOS集成電路的兩倍。另外還要解決麻煩的門鎖效應（Latch-up）。但它仍是高位數(shù)、高集成度、低功耗微處理器等晶片的首選方案。

第三，二極體的設計。集成電路中的二極體均由三極管的eb結或cb結構成，前者的正向壓降低，幾乎沒有寄生效應，開關時間短；后者常在需要高擊穿電壓的場合中使用，技術上又不必單獨制做，只是在晶體管制成后布線時按電路功能要求短路某二個電極，從留用的P-N二邊引線出去和電路連接。課堂教學中，對二、三極管的特性及工作原理要做詳細的復習，以便學生理解。

第四，電阻設計。集成電路中的電阻是在制造電晶體基區(qū)層的同時，向外延層中進行擴散制成。阻值取決于雜質濃度、基區(qū)的寬度和長度及擴散深度。當需要更大電容阻值時，采用溝道電阻；在需要更小電容阻值時，則采用發(fā)射區(qū)擴散時形成的N十區(qū)電阻。

這里電阻與學生之前學習的電阻進行比較，利于學生理解。

第五，電容設計。集成電路中的電容器有兩種，一種是P-N結電容，它是利用三極管eb結在反向偏壓下的結電容，電容量不是常數(shù)，它的大小與所加偏壓有關，且有極性；另一種是MOS電容，電容值是固定，與偏壓無關。一般用重摻的區(qū)域作為一個板極，中間的氧化物層作為介質層，氧化物層的頂層金屬作為另一個板極。但是，集成電路設計中應盡量避免使用電容，數(shù)字電路一般都采用沒有電容的電路。

三、數(shù)字集成電路的核心工藝

首先是薄圓晶片的制備技術。分別在半導體專用切片機、磨片機、拋光機上加工出厚度約為400um、表面光亮如鏡、沒有傷痕、沒有缺陷的晶片。

其次是外延工藝技術。為了提高電晶體集電結的擊穿電壓，要求高電阻率材料。但為了提高電晶體工作速度，要求低電阻率材料，為此在低阻的襯底材料上外延生長一層高阻的單晶層，這叫做外延技術。

第三是隔離工藝技術。因為數(shù)字集成電路中各組件是做在同一半導體襯底片，各組件所處的電位也不同，要使做有源元件的小區(qū)域（電晶體）彼此相隔離開，這種實現(xiàn)彼此隔離的技術叫做隔離技術。正是由于它的出現(xiàn)，使分立元件發(fā)展到數(shù)字集成電路成為可能?，F(xiàn)在常用的有介質隔離（將SiO2生長在需要隔離的部位）和P-N 結隔離兩種方法。P-N結隔離是在隔離部位形成兩個背對背的P-N結；外延結構P-N結隔離是在P 型襯底表面的n型外延層上進行氧化、光刻、擴散等工藝，并將硼雜質擴散到特定部分，直到擴穿外延層和P 型襯底相接。外加反向電壓使外延n型層成為一個個相互隔離的小島，然后再在這個n型外延小島區(qū)域上分別制造電晶體或其他元件。

最后是氧化工藝技術。半導體器件性能與半導體表面有很大關系，所以必須對器件表面采用有效保護措施。二氧化矽被選作為保護鈍化層，一來它易于選擇腐蝕掉；二來可以在擴散之后在同爐內馬上通氧進行氧化；三來可以作為選擇摻雜的掩蔽物；再來它常被用來作導電層之間的絕緣層。當然用作鈍化的介質還有氮化矽薄膜，這里不多介紹。各種薄膜不僅要執(zhí)行其本身的預定功能，也要和后續(xù)的全部工藝相相容。即鈍化薄膜要能承受所要求的化學處理及加熱處理，而其結構還保持穩(wěn)定。從上面工藝流程可以看到，每一步光刻之前都有氧化工序，圖形加工只能在氧化層上進行。

設計是一項難度較大的工作，在設計中要考慮許多細節(jié)的東西，實踐與理論之間有一定的差距，對于我們技術學校的學生而言，可以讓他們做一些簡單的設計，自己動手搭建電路并做測試，在做中發(fā)現(xiàn)問題，解決問題，從而加深對知識的理解。

（作者單位：福建省第二高級技工學校）

參考文獻：

[1]桑紅石，張志，袁雅婧，陳鵬.數(shù)字集成電路物理設計階段的低功耗技術[J].微電子學與計算機，2011年第4期.